FPGA包含一个最先进的二维基于行和列的体系结构，以实现自定义逻辑。不同速度的列和行互连提供逻辑块（LB）和IO之间的信号互连。
逻辑数组由LB组成，每个LB中有16个逻辑切片（LS）。切片是一个小的逻辑单元，提供了用户逻辑函数的有效实现。lb通过整个设备被分组成行和列。AGM FPGA器件的密度从6K到16K片不等。
设备全局时钟网络由多达8条驱动贯穿整个设备的全局时钟线组成。全局时钟网络可以为设备内的所有资源提供时钟，例如输入/输出元件（IOEs）、切片。全球时钟线路也可用于其他高风扇输出信号。
